新闻  |   论坛  |   博客  |   在线研讨会
FPGA 引脚设置为高阻态
tanry111 | 2018-06-12 13:21:18    阅读:6660   发布文章

在stm32和fpga公用一块sdram的时候,fpga读取的时候,stm32的引脚设置为高阻态,反之stm32读写的时候,fpga引脚设置为高阻态;

但实际实验过程中,stm32读写时,设置fpga为高阻态后,读写不正常

经查询分析后发现是fpga设置问题:使用的fpga为alteria的Cyclone IV E  EP4CE6E22C8,设置成了高阻态带弱上拉;

具体设置如下


*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。

参与讨论
登录后参与讨论
推荐文章
最近访客